Bài học cùng chủ đề
Bài 22. Mạch xử lí tín hiệu trong điện tử số SVIP
I. MẠCH LOGIC TỔ HỢP
- Mạch logic tổ hợp là mạch được tạo thành từ các cổng logic cơ bản.
- Trạng thái lối ra của mạch tại một thời điểm bất kì:
+ Phụ thuộc vào tổ hợp các trạng thái logic ở lối vào tại thời điểm hiện tại.
+ Không phụ thuộc vào trạng thái lối ra ở thời điểm trước đó (trạng thái quá khứ).
* Mạch so sánh hai số
- Mạch so sánh thực hiện chức năng so sánh hai số A và B (1 bit):
+ Nếu A = B thì lối ra C = 1.
+ Nếu A \(\ne\) B thì lối ra C = 0.
- Bảng chân lí của mạch so sánh:
| A | B | C | Kết luận |
| 0 | 0 | 1 | A = B |
| 0 | 1 | 0 | A \(\ne\) B |
| 1 | 0 | 0 | A \(\ne\) B |
| 1 | 1 | 1 | A = B |
+ Chân lí với hàng C có giá trị bằng 1, có phương trình logic:
\(C=\overline{A}\overline{B}+AB\)
+ Mạch sử dụng hai cổng NOT, hai cổng AND và một cổng OR.
- Sơ đồ logic của mạch được biểu diễn:
II. MẠCH DÃY
- Mạch dãy có đặc điểm là chứa các phần tử nhớ, trị số của tín hiệu ra phụ thuộc vào:
+ Các tín hiệu đầu vào, ra ở thời điểm đang xét và quá khứ.
- Mạch dãy sử dụng các phần tử nhớ flip - flop (trigơ):
+ Là phần tử có khả năng lật trạng thái đầu ra tuỳ theo sự tác động thích hợp của đầu vào.
+ Có 3 loại flip - flop cơ bản là JK, D và T.
- Flip - flop D là phần tử điện từ hoạt động với hai trạng thái đặt và xoá, thường được biểu diễn tương ứng là giá trị 1 và 0.
- Flip - flop D có hai đầu vào, bao gồm:
+ Đầu vào dữ liệu D.
+ Đầu vào xung nhịp CLK.
+ Hai đầu ra Q và \(\overline{Q}\).
- Hoạt động của flip-flop D được mô tả trên bảng chân lí và giản đồ thời gian.
| D | CLK | Q | \(\overline{Q}\) | Trạng thái |
| 0 | \(\uparrow\) | 0 | 1 | Xóa |
| 1 | \(\uparrow\) | 1 | 0 | Đạt |
- Trong đó, đầu ra Q phụ thuộc vào dữ liệu ở đầu vào D và xung nhịp CLK:
+ Cụ thể Q thay đổi trạng thái theo D khi CLK chuyển từ 0 sang 1.
- Điển hình của mạch dãy là mạch đếm.
- Mạch đếm tín hiệu số có đầu ra phụ thuộc vào trạng thái đầu vào trước đó, hiện tại và xung nhịp.